開發(fā)專欄
NEW
最近的電子機(jī)械常使用通過機(jī)械內(nèi)部或連接器向外部通信，以此來完成GB級(jí)的高速數(shù)據(jù)傳送。
例如PC就是通過USB、HDMI、Display Port、PCI express、SATA等串聯(lián)的高速差動(dòng)接口（以下簡稱I/F），來完成高帶寬的數(shù)據(jù)和高精度圖像的傳送。
此外，民生設(shè)備的數(shù)字TV面板以及產(chǎn)業(yè)機(jī)械的機(jī)器視覺攝像電纜I/F、辦公用打印機(jī)的掃描儀等設(shè)備上也廣泛采用LVDS和V-by-One? HS這樣高速串聯(lián)傳送技術(shù)。
這些高速傳送在物理層上的差動(dòng)方式采用被稱為LVDS（Low Voltage Deferential Signaling）或CML（Current Mode Logic）的技術(shù)。
差動(dòng)的物理層為何會(huì)高速？
高速串聯(lián)傳送上使用的LVDS和CML采用圖1這樣的差動(dòng)I/F。
在差動(dòng)的高速傳送上、電流從驅(qū)動(dòng)器的穩(wěn)定電流源回路向傳送回路流動(dòng)，用數(shù)百ｍV左右的小振幅來傳送數(shù)據(jù)。
小振幅可縮短信號(hào)從低到到高；從高到低的變化時(shí)間，容易增加單位時(shí)間內(nèi)傳送的Bit數(shù)。還可以控制消耗電流和發(fā)熱，降低不必要的輻射噪音。
另一方面，振幅小則噪音容限減少。使用差動(dòng)傳送方式，理論上可以在接收端的差動(dòng)回路上像圖2那樣消除共模部分（即噪音）。
差動(dòng)傳送方式還能通過差動(dòng)間的信號(hào)結(jié)合來消除放射到外部的電磁界，控制不必要的輻射（EMI）和與其相接的Line或回路的交調(diào)失真。
在差動(dòng)的高速傳送上、電流從驅(qū)動(dòng)器的穩(wěn)定電流源回路向傳送回路流動(dòng)，用數(shù)百ｍV左右的小振幅來傳送數(shù)據(jù)。
圖１ LVDS與CML差動(dòng)驅(qū)動(dòng)等價(jià)回路
小振幅可縮短信號(hào)從低到到高；從高到低的變化時(shí)間，容易增加單位時(shí)間內(nèi)傳送的Bit數(shù)。還可以控制消耗電流和發(fā)熱，降低不必要的輻射噪音。
另一方面，振幅小則噪音容限減少。使用差動(dòng)傳送方式，理論上可以在接收端的差動(dòng)回路上像圖2那樣消除共模部分（即噪音）。
圖２ 差動(dòng)接收器 消除共模噪音
差動(dòng)傳送方式還能通過差動(dòng)間的信號(hào)結(jié)合來消除放射到外部的電磁界，控制不必要的輻射（EMI）和與其相接的Line或回路的交調(diào)失真。
產(chǎn)品與SerDes的動(dòng)作
Serializer?De-Serializer（SerDes）是應(yīng)用了這一物理層的代表性的半導(dǎo)體。
就像圖3那樣，Serializer能將從左方輸入的并聯(lián)總線的信號(hào)串聯(lián)化。然后De-Serializer又能將接收到的串聯(lián)信號(hào)轉(zhuǎn)回成并聯(lián)。
就這樣SerDes能將大Bit的總線信號(hào)串聯(lián)化，使用更少的信號(hào)線，作為總線信號(hào)的假想線纜來動(dòng)作。
THine Electronics發(fā)布了應(yīng)用LVDS、CML物理層的各種SerDes產(chǎn)品。表１是LVDS SerDes與CML物理層的V-by-One? HS的產(chǎn)品案例。
有總線Bit數(shù)為LVDS SerDes 28,35,70Bit;V-by-One? HS 24,32,39Bit等的產(chǎn)品，可根據(jù)必要的總線寬幅和同期時(shí)鐘的周波數(shù)來選擇產(chǎn)品。
就像圖3那樣，Serializer能將從左方輸入的并聯(lián)總線的信號(hào)串聯(lián)化。然后De-Serializer又能將接收到的串聯(lián)信號(hào)轉(zhuǎn)回成并聯(lián)。
就這樣SerDes能將大Bit的總線信號(hào)串聯(lián)化，使用更少的信號(hào)線，作為總線信號(hào)的假想線纜來動(dòng)作。
圖３ Serializer與De-Serializer的動(dòng)作
THine Electronics發(fā)布了應(yīng)用LVDS、CML物理層的各種SerDes產(chǎn)品。表１是LVDS SerDes與CML物理層的V-by-One? HS的產(chǎn)品案例。
有總線Bit數(shù)為LVDS SerDes 28,35,70Bit;V-by-One? HS 24,32,39Bit等的產(chǎn)品，可根據(jù)必要的總線寬幅和同期時(shí)鐘的周波數(shù)來選擇產(chǎn)品。
LVDS SerDes產(chǎn)品
使用LVDS物理層的SerDes會(huì)將輸入的總線信號(hào)以7Bit為單位分割成7倍串聯(lián)信號(hào)，然后通過多根lane來進(jìn)行數(shù)據(jù)傳送。
在LVDS SerDes中，將并聯(lián)總線的數(shù)據(jù)與同期后的時(shí)鐘信號(hào)一起輸入Serializer，就會(huì)自動(dòng)轉(zhuǎn)換成以７Bit為單位并進(jìn)行并聯(lián)/串聯(lián)的轉(zhuǎn)換，最后從LVDS的物理層再輸出。
DE-Serializer上則會(huì)進(jìn)行相反的過程，復(fù)原成總線數(shù)據(jù)與時(shí)鐘數(shù)據(jù)后再輸出。(圖4)
LVDS SerDes有在LCD面板上使用的FPD-Link與通用數(shù)據(jù)總線及攝影攝像相關(guān)上使用Channel-Link這兩種規(guī)格。通常這是不同的產(chǎn)品，但THine Electronics的LVDS SerDes產(chǎn)品可通過外部pin（R/F）的設(shè)定，同時(shí)支持這兩種不同的模式。此外，還可以提供通過變更差動(dòng)驅(qū)動(dòng)器的穩(wěn)定電流值的設(shè)定來達(dá)到降低消耗電力和不必要輻射噪音的產(chǎn)品；以及1.8V電源的Low Power Serializer和能使線纜延長及信號(hào)分配更容易的Repeater產(chǎn)品等。（請(qǐng)參考表1）
在LVDS SerDes中，將并聯(lián)總線的數(shù)據(jù)與同期后的時(shí)鐘信號(hào)一起輸入Serializer，就會(huì)自動(dòng)轉(zhuǎn)換成以７Bit為單位并進(jìn)行并聯(lián)/串聯(lián)的轉(zhuǎn)換，最后從LVDS的物理層再輸出。
DE-Serializer上則會(huì)進(jìn)行相反的過程，復(fù)原成總線數(shù)據(jù)與時(shí)鐘數(shù)據(jù)后再輸出。(圖4)
圖４ LVDS SerDes基本規(guī)格
LVDS SerDes有在LCD面板上使用的FPD-Link與通用數(shù)據(jù)總線及攝影攝像相關(guān)上使用Channel-Link這兩種規(guī)格。通常這是不同的產(chǎn)品，但THine Electronics的LVDS SerDes產(chǎn)品可通過外部pin（R/F）的設(shè)定，同時(shí)支持這兩種不同的模式。此外，還可以提供通過變更差動(dòng)驅(qū)動(dòng)器的穩(wěn)定電流值的設(shè)定來達(dá)到降低消耗電力和不必要輻射噪音的產(chǎn)品；以及1.8V電源的Low Power Serializer和能使線纜延長及信號(hào)分配更容易的Repeater產(chǎn)品等。（請(qǐng)參考表1）
表１ THine LVDS & V-by-One? HS SerDes Family產(chǎn)品案例
CML SerDes產(chǎn)品
采用CML物理層的V-by-One? HS SerDes 系列（圖5）繼承了LVDS SerDes的這些優(yōu)點(diǎn)，同樣實(shí)現(xiàn)了串聯(lián)I/F的高速化與遠(yuǎn)距離傳送。
V-by-One? HS除與LVDS SerDes同樣好用以外，因具有高速性?低延遲?最小的開銷等優(yōu)勢(shì)，正逐漸成為4K電視 LCD面板的標(biāo)準(zhǔn)I/F；且與LVDS SerDes的Channel Link一樣在總線信號(hào)的串聯(lián)傳送上也可使用。（請(qǐng)參考V-by-One? HS在數(shù)據(jù)通信上的活用 這一技術(shù)白皮書）
此外在V-by-One? HS還能通過將使用8B10B調(diào)節(jié)后時(shí)鐘信息編入數(shù)據(jù)中來解決LVDS SerDes的弱點(diǎn)的LVDS數(shù)據(jù)與時(shí)鐘之間的偏離問題。
這一數(shù)據(jù)與時(shí)鐘的lane間偏離的改善，并不僅僅是理論上的，而是能應(yīng)用到高速化和遠(yuǎn)距離化上的。
此外像圖6這樣內(nèi)置于De-Serializer的自適應(yīng)均衡器，可不通過手動(dòng)設(shè)定，自動(dòng)對(duì)線纜等傳送回路產(chǎn)生的嵌入損失進(jìn)行補(bǔ)償。
我們有CML I/F最大可達(dá)4Gbps、并聯(lián)總線I/Fは最大達(dá)到32bit(10bitRGB)的LVCMOS、以及39bit(12bit RGB)的LVDS I/F、MIPI CSI-2 I/F等各種產(chǎn)品。（請(qǐng)參考表1）
V-by-One? HS除與LVDS SerDes同樣好用以外，因具有高速性?低延遲?最小的開銷等優(yōu)勢(shì)，正逐漸成為4K電視 LCD面板的標(biāo)準(zhǔn)I/F；且與LVDS SerDes的Channel Link一樣在總線信號(hào)的串聯(lián)傳送上也可使用。（請(qǐng)參考V-by-One? HS在數(shù)據(jù)通信上的活用 這一技術(shù)白皮書）
圖５ 采用CML物理層的V-by-One? HS
此外在V-by-One? HS還能通過將使用8B10B調(diào)節(jié)后時(shí)鐘信息編入數(shù)據(jù)中來解決LVDS SerDes的弱點(diǎn)的LVDS數(shù)據(jù)與時(shí)鐘之間的偏離問題。
這一數(shù)據(jù)與時(shí)鐘的lane間偏離的改善，并不僅僅是理論上的，而是能應(yīng)用到高速化和遠(yuǎn)距離化上的。
圖６ RX自適應(yīng)均衡器
此外像圖6這樣內(nèi)置于De-Serializer的自適應(yīng)均衡器，可不通過手動(dòng)設(shè)定，自動(dòng)對(duì)線纜等傳送回路產(chǎn)生的嵌入損失進(jìn)行補(bǔ)償。
我們有CML I/F最大可達(dá)4Gbps、并聯(lián)總線I/Fは最大達(dá)到32bit(10bitRGB)的LVCMOS、以及39bit(12bit RGB)的LVDS I/F、MIPI CSI-2 I/F等各種產(chǎn)品。（請(qǐng)參考表1）
